Здравейте! Вероятно използвате блокиращ рекламите софтуер. В това няма нищо нередно, много хора го правят.

     Но за да помогнете този сайт да съществува и за да имате достъп до цялото съдържание, моля, изключете блокирането на рекламите.

  Ако не знаете как, кликнете тук

Езици за апаратно описание - VHDL - презентация

Безплатни реферати, есета, анализи, доклади и всякакви теми свързани с информатика, компютри, интернет.
Алгоритми, теоретична информатика, операционни системи, изици за програмиране, изчислителна техника, компютърни мрежии, бази от данни, компютърна графика, роботика, изкуствен интелект, криптография.
Нова тема Отговори
Потребителски аватар
Mozo
Skynet Cyber Unit
Skynet Cyber Unit
Мнения: 283157
Регистриран: пет юни 01, 2007 14:18
Репутация: 332702
Местоположение: Somewhere In Time

Езици за апаратно описание - VHDL - презентация

Мнение от Mozo »

ЕЗИЦИ ЗА АПАРАТНО ОПИСАНИЕ- VHDL
1 Въведение.
2.Език за апаратно описание VHDL.1. Въведение.
Увеличението степента на интеграция на ПЛС, а също въвеждането на нови концепции налагат
нов подход за на описание на проекта. Езиците за апаратно описание (Hardware Description
Language), представляват формален запис, който може да се използва на всички етапи на
разработката на цифровите електронни схеми. Това е възможно поради факта, че те лесно се
възприемат както от човека, така и от машината. Те могат да се използват както във всички етапи -
проектиране, верификация, синтез и тестването на изделието, а така също при описание ,
модификация и съпровождането на проекта. Един от най-разпространените езици за апаратно
описание е VHDL (Very high speed integrated circuits Hardware Description Language).Основните етапи за развитието на езика
1981 – Поръчка от Министерството на отбраната на САЩ.
1983-1985- Разработка на основните концепция на езика от фирмите Intermetrics, IBM, TI.
1986- Авторските правата са предадени на IEEE.
1987 – Публикуван е IEEE стандарт.
1987- Mil Std 454 обхваща и ASIC.
1994 – Редактиран стандарт VHDL 1076-1993.
1999- VHDL-AMS (Analog Mixed Signal2. Език за апаратно описание VHDL.
VHDL подържа три различни начина за описание на апаратните архитектури:
- структурно описание (Structural description)- архитектурата се представя във вид на
йерархично свързани компоненти;
- потоково описание (Data-flow description)- архитектурата се представя във вид на множество
от паралелни операции на езика, всяка от които се управлява от логически сигнал;
- поведенческо описание (Behavioral description)- логическите преобразувания се описват с
последователни програмни команди, които много наподобяват стила на езиците от високо ниво.
В един проект могат да се използват и трите начина за апаратно описание. Структурното и
потоковото описание се използват за проектиране на цифровите схеми, а поведенческото основно за
моделиране.VHDL се използва за описание на електронни апаратни средства от различни нива на
абстракция. Разпознават се три нива на абстракция:
- алгоритмично ниво(algorithm);
- регистрово ниво ( register transfer level RTL);
- схемно ниво (gate level).
-
Всеки код на езика VHDL съдържа три раздела:
- обект на проекта (design entity). Това е част от апаратния проект, който има точно дефинирани
входове, изходи и изпълнява определена функция. Обект на проекта може да бъде цяла система,
отделна подсистема, платка, интегрална схема, макроклетка или логически елемент;
- архитектурно тяло (architecture body). То описва тялото на обекта, като задава
взаимозависимостта между входовете и изходите;
- обявяване на конфигурацията (configuration declaration). Свързването на компонентите с
обекта на проекта се осъществява от спецификацията на конфигурацията.Всеки код на езика VHDL съдържа три раздела:
- обект на проекта (design entity). Това е част от апаратния проект, който има точно
дефинирани входове, изходи и изпълнява определена функция. Обект на проекта може да бъде цяла
система, отделна подсистема, платка, интегрална схема, макроклетка или логически елемент;
- архитектурно тяло (architecture body). То описва тялото на обекта, като задава
взаимозависимостта между входовете и изходите;
- обявяване на конфигурацията (configuration declaration). Свързването на компонентите с
обекта на проекта се осъществява от спецификацията на конфигурацията.

Целият материал:
Прикачени файлове
Езици за апаратно описание - VHDL - презентация.rar
(69.43 KиБ) Свален 15 пъти
Прочетено: 492 пъти
Изображение
Нова тема Отговори

  • Подобни теми
    Отговори
    Преглеждания
    Последно мнение

Върни се в “Информатика, IT, интернет”